|
Configuration des slots PCI
Bien que le nombre autorisé de slots PCI soit illimité, le
maximum pratique est de 4 à cause de la charge. Les cartes et slots PCI
utilisent un système interne d'interruptions, avec la possibilité
pour chaque slot d'activer jusqu'à 4 INT, étiquetés de
INT#A à INT#D (ou bien de INT#1 à INT#4). Ceux-là n'ont
rien à voir avec les IRQ, bien qu'ils peuvent être configurés
pareillement si la carte concernée en a besoin. En général,
les IRQ 9 et 10 sont reservés pour cela, mais on peut utiliser tout ce
qui est disponible.
- Latency Timer (PCI
Clocks). Contrôle la durée de temps qu'un agent peut
garder le bus PCI alors qu'un autre l'a réclamé, de façon
à assurer un partage équitable. Etant donné que le
bus PCI est plus rapide que le bus ISA, il faut ralentir le bus PCI pendant
les interactions avec le bus ISA. Ce réglage vous permet de définir
de combien de délais doit ralentir le bus PCI pour une transaction
entre le slot PCI et le bus ISA. Ce chiffre dépend du composant PCI
master utilisé et varie entre 0 et 255. Par défaut, AMI choisit
66, mais 40 clocks est un bon choix pour commencer à 33 MHz (Phoenix).
Plus la valeur sera courte, plus rapide sera l'accès du composant
au bus, avec de meilleurs temps de réponses, mais avec baisse de
l'efficacité de la largeur de bande et par là même du
flot de données. Normalement, n'y touchez pas, mais vous pouvez lui
donner une valeur plus basse si vous avez des cartes sensibles aux temps
de latences (cartes audio ou cartes réseau avec peu de tampons).
Vous pouvez, au contraire, donner une valeur un peu plus élevée
si des applications sensibles aux entrées/sorties sont utilisées.
- Utilisation d'IRQ, affectée par la méthode Trigger.
Avec PCI, vous assignez un IRQ à un slot plutôt que manipuler
la carte, et ce uniquement si la carte a besoin d'un IRQ. Il existe
deux méthodes d'utilisation de l'IRQ, Level triggered
ou Edge triggered. La première est utilisée
pour les cartes PCI , alors que la seconde l'est pour les cartes ISA.
- PCI Slot x INTx. Assigne l'INT#n de PCI aux slots
1/2/3 (ou autre).
- Edge/Level Select. Programme l'IRQ PCI à
un single-edge ou un niveau logique. On programme
la sensibilité Level ou Edge
par contrôleur. Séléctionnez Edge pour un PCI
IDE.
- PCI Device, Slot 1/2/3. Active les I/O et le décodage
de cycles mémoire.
- Enable. L'Active comme esclave.
- En Master. Active le composant PCI en bus master.
- Use Default Latency Timer Value. Si vous mettez
yes, vous n'aurez pas besoin de Latency Timer (ci-haut).
- Slot X Using INT#. Sélectionnez
un canal INT# pour un slot PCI. Il y en a quatre (A, B, C & D) pour
chacun, c'est-à dire, chaque slot du bus PCI supporte les interruptions
A, B, C et D. #A est alloué automatiquement. Vous n'utiliserez #B,
#C, etc que si la carte a besoin de plus d'un service interruption (PCI).
Par exemple, séléctionnez #D si votre carte en a besoin de
quatre. L'usage d'Auto est plus simple. La majorité des cartes graphiques
n'en ont pas besoin.
- Xth Available IRQ.
Sélectionnez une IRQ pour l'une des INT#n disponibles ci-dessus.
Dix sélections sont disponibles (3, 4, 5, 6, 7, 9, 10, 11, 12, 14,
15). La première IRQ disponible veut dire que le BIOS assignera cette
IRQ au premier slot PCI (l'ordre étant 1, 2, 3, 4). NA
veut dire que l'IRQ a été assignée au bus ISA et n'est
donc plus disponible au slot PCI.
- 1st-6th Available IRQ. Voir ci-dessus.
- PCI IRQ Activated by.
Méthode de reconnaissance par le bus PCI d'une interruption IRQ ;
Level ou Edge. Utilisez la méthode
par défaut, sauf si le constructeur vous conseille autrement ou si
vous avez un composant PCI qui ne reconnait que l'une d'elles.
ou Retour Plug and Play / PCI
- Configuration Mode.
Etablit la méthode de transmission au système de l'information
sur les cartes legacy.
- Use ICU--Le BIOS se base sur des informations données par
un logiciel Plug and Play. N'y touchez que si vous avez les utilitaires
concernés.
- Use Setup Utility. Le BIOS utilisera les informations que vous lui
fournirez. N'utilisez pas les utilitaires ci-dessus.
- ISA Shared Memory Size.
Etablit un block mémoire qui ne sera pas en shadow. Vous devrez le
désactiver, sauf si vous avez une carte ISA qui utilise la mémoire
supérieure. Si vous utilisez ce réglage, vous aurez aussi
ce qui suit :
- ISA Shared Memory Base Address. Si vous choisissez 64 Ko, vous ne
pourrez choisir que D000 ou plus bas.
- IRQ 3-IRQ 15. Pour indiquer
quelles IRQs sont utilisées par les cartes ISA Legacy. Si pas utilisées,
réglez en Available. Sinon, réglez en Used
by ISA Card, qui veut dire que rien d'autre ne peut l'utiliser.
- PCI IDE Prefetch Buffers.
Désactive un set de tampons d'anticipation dans le contrôleur
PCI IDE. Vous en aurez peut-être besoin avec un système comme
Windows NT qui n'utilise pas le BIOS pour accéder au disque dur et
ne désactive pas les interruptions à la fin d'une opération
d'entrée/sortie programmée. Désactiver sert aussi à
empêcher des erreurs dues à de mauvaises puces d'interface
PCI-IDE qui peuvent corrompre les données sur le disque dur (avec
un vrai système 32-bit). Vérifiez cela si vous avez un PC-Tech
RZ1000 ou un CMD PCIO 640, mais la désactivation
est faite automatiquement sur les cartes mères récentes.
ou Retour Plug and Play / PCI
PCI IDE 2nd Channel.
Désactivez si vous n'utilisez pas le deuxième canal de la
carte PCI IDE, sinon vous perdrez l'IRQ 15 sur vos slots ISA.
- PCI IDE IRQ Map to.
Vous permet de configurer votre système d'après le type de
contrôleur disque IDE ; assumant qu'il s'agit d'un composant ISA.
La différence la plus apparente étant le type de slot utilisé.
Néanmoins, si vous avez un contrôleur PCI IDE, ce réglage
vous permet de spécifier quel slot possède le contrôleur
et quelle INT# du PCI (A, B,C ou D) est associée avec les disques
durs connectés. N'oubliez pas que l'on parle de disques durs et non
pas de partitions. Puisque chaque contrôleur IDE gère deux
lecteurs, vous pouvez sélectionner le numéro INT pour chacun.
Notez aussi que le premier a une interruption plus basse que le deuxième.
- PCI-Auto. Si l'IDE est détecté par le BIOS sur un
slot PCI, alors le canal INT# approprié est assigné à
l'IRQ 14.
- PCI-Slot X. Si l'IDE n'est pas détecté, vous pouvez
sélectionner le slot manuellement.
- Primary IDE INT#, Secondary IDE INT#. Assigne 2 canaux INT aux premier
et second.
- ISA. N'assigne pas d'IRQ aux slots PCI. Utilisez pour des cartes
PCI IDE qui se connectent aux IRQ 14 et 15 directement depuis un slot
ISA en utilisant un tableau d'une legacy paddleboard.
ou Retour Plug and Play / PCI
PCI Bus Parking. Une
sorte de bus mastering ; un composant parking sur le bus PCI qui prend entièrement
le contrôle du bus pour un laps de temps. Améliore certaines
performances et en dégrade d'autres. A essayer avec NICs et des contrôleurs
disques durs.
- IDE Buffer for DOS &
Win. Pour qu'IDE utilise des tampons pour différer les
lectures/écritures, vous permettant d'augmenter le débit de/vers
les composants IDE. Les composants IDE lents peuvent devenir plus lents,
alors ?
- IDE Master (Slave) PIO
Mode. Change la vitesse IDE de transfert de données
; Mode 0-4, ou Auto. PIO veut dire Programmed Input/Output.
Plutôt que d'envoyer des commandes du BIOS pour transférer
de/vers le lecteur, PIO permet au BIOS de dire au contrôleur ce qu'il
veut, et de laisser le contrôleur et le processeur s'occuper de l'opération
eux-mêmes. Modes 1-4 sont disponibles.
- HCLK PCICLK. A choisir entre Host CLK ou PCI CLK :
AUTO , 1-1 , 1-1.5 .
- PCI-ISA BCLK Divider.
A choisir entre PCI Bus CLK ou ISA Bus CLK : AUTO , PCICLK1/3 , PCICLK1/2
, PCICLK1/4 .
- CPU to PCI Byte Merge. Voyez l'explication dans Byte
Merging (ci-dessous).
- PCI Write-byte-Merge.
Si activé (enabled), ceci permet aux données envoyées
du processeur vers le bus PCI d'être retenues dans un tampon. Puis
le chipset enverra les données du tampon au bus PCI au moment opportun.
- CPU-to-PCI Read Buffer.
Si activé (enabled), Quatre Dwords peuvent être lus à
la fois depuis le bus PCI sans interrompre le processeur. Si désactivé
(disabled), le tampon n'est pas utilisé et les cycles de lecture
du microprocesseur ne pourront être complétés que lorsque
le bus PCI aura envoyé un signal indiquant qu'il est prêt à
recevoir des données. Pour plus de performance activez (enabled).
- PCI-to-CPU Write Buffer. Voir ci-dessus.
- CPU-to-PCI Read-Line.
Si activé (On), avec un processeur rapide plus de temps sera accordé
aux données. Vous n'en avez besoin que si vous avez installé
un OverDrive d'Intel dans une vieille machine.
- CPU-to-PCI Read-Burst.
Si activé (enabled), le bus PCI interprètera les cycles lecture
du processeur comme des protocoles PCI burst, c'est-à dire que les
cycles séquentiels de lecture du processeur en mémoire et
addressés au PCI seront traduits en cycles memoire rapides PCI burst.
La performance est améliorée, mais des adaptateurs PCI non-standard
(certaines VGA) peuvent avoir des problèmes.
- PCI to DRAM Buffer.
Améliore la performance PCI vers DRAM en permettant aux données
d'être stockées si la destination est occupée. Besoin
de tampons bien sûr.
ou Retour Plug and Play / PCI
Latency for CPU to PCI
write. Le temps de délai avant que le processeur n'écrive
les données sur le bus PCI.
- PCI Cycle Cache Hit WS.
Similaire au précédent. Mais là, le processeur a moins
à faire, donc la performance est meilleure.
- Normal--Rafraîchit normalement le Cache pendant les cycles
PCI.
- Fast--Rafraîchit le Cache sans cycle PCI.
- Use Default Latency
Timer Value. Faut-il charger les valeurs par défaut
du compteur de latence, ou utiliser la valeur succédante ? Si oui
(default), vous n'aurez rien à régler dans l'option "Latency
Timer Value" (ci-dessous).
- Latency Timer Value.
Le nombre maximal de laps de bus PCI que le maître peut lancer en
rafale. Plus de temps de latence augmenterait les chances du processeur
de contrôler le bus. Voir aussi "Latency Timer" (PCI Clocks).
- Latency from ADS# status.
Configure la durée d'attente du processeur pour le ADS (Address
Data Status). Ceci détermine la
vitesse d'écriture du processeur vers les Post PCI. La valeur par
défaut devrait être OK, mais si vous installez un processeur
rapide, il serait préférable de l'augmenter. Vos choix sont
:
- 3T--Trois laps CPU
- 2T--Deux laps CPU (par défaut)
- PCI Master Latency.
Si vos cartes PCI Master contrôlent le bus trop longtemps, cela diminue
le temps de contrôle par le processeur. Un temps de latence plus long
améliorera les chances du processeur. N'utilisez pas une valeur zéro.
ou Retour Plug and Play / PCI
Max burstable range.
La longueur maximale de rafale pour chaque revendication FRAME# . FRAME#
est un signal électrique. Ché pas à quoi ça
sert, vous avez une idée ?
- CPU to PCI burst memory
write. Si activé (enabled), les cycles d'écriture
séquentielle de mémoire sur le PCI seront traduits en cycles
d'écriture par rafales de mémoire sur le PCI. Sinon, chaque
écriture sur le PCI sera associée à une séquence
FRAME#. L'activer (enabled) améliore donc la performance, mais certaines
cartes PCI non-standard (comme des VGA) peuvent avoir des problèmes.
- Fast Back To Back. Kézako ? Peut-être
comme ci-dessus, vous avez une idée ?
- CPU to PCI post memory
write. En l'activant (enabled) vous enverrez jusqu'à
4 Dwords de données sur le PCI. Dans le cas contraire, non seulement
vous désactivez l'usage des tampons, mais en plus vous limitez l'achèvement
de l'écriture par le processeur (l'écriture est interrompue
jusqu'à ce que PCI finisse sa transaction). Activez (enabled) pour
une meilleure performance.
- CPU to PCI Write Buffer.
Comme ci-dessus. Les tampons sont nécessaires parce que le bus PCI
est divorcé du processeur ; ils améliorent les performances
générales du système en permettant au processeur (ou
le bus master) de faire ce qu'il a à faire sans écrire les
données à leur destination finale ; les données sont
temporairement stockées dans des tampons rapides.
- PCI to ISA Write Buffer.
Si activé (enabled), le système écrira temporairement
les données dans un tampon, pour que le processeur ne soit pas interrompu.
Si désactivé (disabled), le cycle écriture de la mémoire
vers le bus PCI sera redirigé vers le bus ISA qui est plus lent.
Activez pour une meilleure performance.
- DMA Line Buffer. Permet
aux données DMA d'être stockées dans un tampon, pour
que les opérations du bus PCI ne soient pas interrompues. Si vous
désactivez (disabled) le tampon en ligne de la DMA utilisera le mode
de transaction singulier. Si vous activez (enabled) vous lui permettrez
d'opérer en mode de transaction 8-octets pour une meilleure efficacité.
- ISA Master Line Buffer.
Les tampons ISA master ont été inventés
pour isoler les lentes opérations I/O ISA du bus PCI, dans le but
d'améliorer la performance. En désactivé (disabled)
le tampon pour ISA master sera le mode de transaction singulier. En activé
(enabled) il sera en mode de transaction 8-octets, augmentant la performance
de ISA master.
ou Retour Plug and Play / PCI
CPU/PCI Post Write Delay. Le délai choisi avant
que le processeur n'écrive des données vers le bus PCI.
- Enable Master. Active le
composant sélectionné en tant que PCI bus master et vérifie
si cette carte en est capable.
- AT bus clock frequency.
La vitesse de l'AT bus dans un système PCI. Choisissez n'importe
quel diviseur qui vous donnera une vitesse 6-8.33 MHz, suivant la vitesse
du bus PCI.
- ISA Bus Clock Frequency. Comme ci-dessus.
ou Retour Plug and Play / PCI
- Base I/O Address. La
base de l'étendue des adresses I/O depuis laquelle des requêtes
de ressources des composants PCI sont satisfaites.
- Base Memory Address.
La base de l'étendue des adresses mémoire 32-bit depuis laquelle
des requêtes de ressources des composants PCI sont satisfaites.
- Parity. Permet la vérification de la parité
des composants PCI.
- ISA Linear Frame Buffer.
Réglez à la taille appropriée si vous utilisez une
carte ISA ayant un frame buffer linéaire (comme une deuxième
carte video pour ACAD). L'adresse sera fixée automatiquement.
- ISA VGA Frame Buffer Size.
Pour vous permettre d'utiliser un tampon frame buffer VGA
et 16 Mo de RAM en même temps ; le système permettra l'accès
à la carte graphique par une ouverture dans son propre arrangement
de la mémoire ; en d'autres termes, les accès faits vers ces
adresses par cette ouverture seront dirigés vers le bus ISA au lieu
de la mémoire principale. Vous devrez désactiver (disabled),
sauf si vous utilisez une carte ISA avec plus de n 64 Ko de mémoire
et qui doit être accessible par le processeur, et que vous n'avez
pas l'utilité du Plug and Play .
Si vous avez moins de 8 Mo de
mémoire, ou si vous utilisez MS-DOS, ce sera ignoré.
- ISA LFB Size. LFB = Linear Frame
Buffer. Voir ci-dessus.
ou Retour Plug and Play / PCI
- Memory Map Hole;
Memory Map Hole Start/End Address. Voyez la taille du tampon VGA
Frame Buffer sur l'ISA. Le commencement de l'ouverture
dépend de la taille du LFB ISA. En général on n'y change
rien.
- Memory Hole Size. Les
options varient de 1 Mo, 2 Mo, 4 Mo, 8 Mo, à désactivé
(disabled). Ce sont les valeurs assignées au bus AT, et réservées
aux cartes ISA.
- Memory Hole Start Address.
Pour améliorer la performance, certaines parties de la mémoire
sont résérvées aux cartes ISA, qui doivent être
arrangées dans l'espace mémoire en dessous de 16 Mo pour des
raisons de DMA. les sélections sont de 1-15 en Mo. C'est sans intérêt
si l'ouverture mémoire est désactivée (voire ci-dessus).
- Memory Hole at 15-16M. Voir ci-dessus.
- Local Memory 15-16M. Pour améliorer la performance,
vous pouvez arranger la mémoire des composants lents (comme sur le
bus ISA) en mémoire local bus bien plus rapide.
La mémoire locale est mise de côté et le point de départ
est transférré de la mémoire du composant à
la mémoire locale. Par défaut, elle est activée (enabled).
- 15-16M Memory Location. L'emplacement choisi pour les
options ROM d'ISA dans l'arrangement de la mémoire. Vous avez le
choix entre Local (par défaut) ou Non-local.
ou Retour Plug and Play / PCI
Byte Merging. Cela arrive
lorsque les écritures vers les adresses séquentielles de la
mémoire sont fusionnées en une opération PCI-vers-mémoire,
ce qui améliore la performance des anciennes applications qui écrivent
vers la mémoire video en octets plutôt qu'en mots--toutes les
cartes video ne le supportent pas. Activez (enabled) sauf si vous obtenez
de mauvais graphiques. Voyez aussi une variante ci-dessous.
- Byte Merge Support.
Les données 8- ou 16-bit en route du processeur vers le bus PCI sont
retenues dans un tampon où elles sont accumulées, ou fusionnées,
en données 32-bit , améliorant la performance. Dans ce cas,
l'activer (enabled) voudra dire que les écritures CPU-PCI seront
tamponnées, buffered. (Award)
- Multimedia Mode. Active
(enabled) ou désactive (disabled) le furetage de la palette pour
les cartes multimédias.
- Video Palette Snoop.
Contrôle comment une carte graphique PCI peut "fureter"
les cycles d'écriture vers les registres de la palette couleur de
la carte video ISA. J'entends par Fureter : Intervenir
sur un composant. Ne désactivez (disabled) que si :
- Une carte ISA se connecte à une carte graphique PCI à
travers un connecteur VESA.
- La carte ISA se connecte à un moniteur couleur, ET
- La carte ISA utilise le RAMDAC de la carte PCI, ET
- Le furetage de la palette (RAMDAC shadowing) n'est pas opérationnel
sur la carte PCI.
- PCI/VGA Palette Snoop.
Altère les réglages de la palette VGA lors du passage des
signaux graphiques à travers les connecteurs de la carte PCI VGA
pour qu'ils soient ensuite traités par une carte MPEG. Activez (enabled)
si vous aves des connections MPEG à travers les connecteurs VGA ;
c'est-à-dire que vous pouvez ajuster les palettes PCI/VGA. Le furetage
VGA est utilisé par des composants video multimédias (comme
les cartes d'acquisition video) pour vérifier à l'avance dans
le contrôleur video (composant VGA) quelle palette couleur est actuellement
en usage. Vous n'aurez à l'activer que dans des circonstances exceptionnelles,
désactivez (disabled) donc en général . (BIOS Award).
- Snoop Filter. Réduit
le besoin de requêtes multiples pour la même ligne, si une requête
a déjà été réalisée pour elle.
Si activés (enabled), les filtres de furetage du cache assurent l'intégrité
des données (la cohérence du cache) tout en réduisant
au minimum la fréquence de ce même furetage (snoop).
ou Retour Plug and Play / PCI
- E8000 32K Accessible.
La zone 64 Ko E de la mémoire supérieure est utilisée
selon les besoins du BIOS pour PS/2, le système d'exploitation 32-bit
et le Plug and Play. Ce réglage permet l'usage de la page suivante
de 32 Ko à d'autres tâches si nécessaire, tout comme
la première page de 32 Ko (de l'étendue F) qui devient utilisable
après la fin du démarrage.
- P5 Piped Address. Désactivé par défaut.
- PCI Arbiter Mode. Les
composants ont accès au bus PCI de façon arbitraire. Il existe
deux modes, 1 (par défaut) et 2. L'idée est de diminuer le
temps nécessaire pour la prise de contrôle et le déplacement
de données. En général, le mode 1 devrait suffire,
essayez le mode 2 si vous avez des problèmes.
- Stop CPU When Flush Assert. Voyez ci-dessous.
- Stop CPU when PCI Flush.
Si activé (enabled), le processeur stoppe pendant la vidange du bus
PCI de ses données. Lorsqu'il est désactivé (disabled)
(par défaut) le processeur continuera ses opérations , procurant
plus d'efficacité.
- Stop CPU at PCI Master.
Si activé (enabled), le processeur stoppe pendant les opérations
du bus master PCI. Lorsqu'il est désactivé (disabled) (par
défaut) le processeur continuera ses opérations , procurant
plus d'efficacité.
ou Retour Plug and Play / PCI
- I/O Cycle Recovery.
Si activé (enabled), vous accorderez au PCI un temps de rétablissement
pour les entrées/sorties successives, ce qui ralentit les transferts
successifs de données ; c'est comme ajouter des wait states,
donc désactivez (disable) (par défaut) pour de meilleures
performances.
- I/O Recovery Period.
Règle la durée du cycle de temps de rétablissement
utilisé ci-dessus. Vous avez le choix entre 0-1.75 microsecondes,
par intervalles de 0.25 microseconde.
- Action When W_Buffer Full.
Etablit le comportement que le système doit adopter lorsque le tampon
d'écriture est plein. Par défaut, le système va immédiatement
réessayer, plutôt que d'attendre qu'il soit vidé.
- Fast Back-to-Back.
Si activé (enabled), le bus PCI interprètera les cycles lecture
du processeur comme le protocole par rafale (burst) du bus PCI, c'est-à-dire
que ces cycles de lecture séquentiels dans la mémoire adressés
au PCI seront traduits en cycles PCI de rafales rapides. Activé par
défaut.
- CPU Pipelined Function.
Ceci permet au contrôleur système de signaler au processeur
une nouvelle adresse mémoire, avant même de compléter
le transfert de toutes les données pour le cycle actuel, augmentant
ainsi le débit. Désactivé (disabled) par défaut,
donc sans pipelining.
- Primary Frame Buffer.
Si activé (enabled), le système pourra utiliser la mémoire
non-réservée en tant que tampon frame buffer
primaire. Contrairement au frame buffer VGA, ceci réduit la mémoire
disponible pour les applications.
- M1445RDYJ to CPURDYJ. Faut-il synchroniser le signal
Ready du PCI par l'horloge de signalement du processeur,
ou , passer à travers (par défaut) ?
- VESA Master Cycle ADSJ. Vous permet d'augmenter la
durée de décodage des commandes du bus par VESA Master. Vous
avez le choix entre Normal (par défaut) et Long.
ou Retour Plug and Play / PCI
LDEVJ Check Point Delay.
Vous permet de sélectionner le temps à allouer à la
vérification des cycles de commandes du bus. Ces commandes doivent
être décodées pour déterminer si un signal LDEVJ
du bus local (concernant un signal d'accès d'un composant) est envoyé,
ou si un composant ISA a été adressé. L'augmentation
du délai augmente la stabilité, particulièrement pour
le sous-système VESA mais tout en dégradant légèrement
la performance du sous-système ISA. Le réglage s'effectue
en termes de taux FBCLK2 (FeedBack Clock)
utilisés dans l'interface de contrôle du cache/mémoire.
- 1 FBCLK2=Un laps (clock)
- 2 FBCLK2=Deux laps (clocks) (par défaut)
- 3 FBCLK2=Trois laps (clocks)
- CPU Dynamic-Fast-Cycle.
Accélère votre accès au bus ISA. Lorsque le processeur
envoit un cycle bus, le bus PCI examine la commande pour déterminer
si un agent PCI le réclame. Sinon, un cycle bus ISA est initié.
Le Dynamic-Fast-Access permet alors un accès plus
rapide au bus ISA en réduisant la latence (le délai) entre
la commande originale du processeur et le début du cycle ISA.
- CPU Memory sample point.
Ceci vous permet de sélectionner le cycle de vérification,
c'est là qu'a lieu le décodage de la mémoire et la
vérification de réussite (hit/miss) dans le cache. Chaque
sélection indique que la vérification aura lieu à la
fin d'un cycle du processeur, en indiquant plus de temps d'attente (wait
state) pour la vérification que le zero wait states.
Augmenter le temps de vérification vous assurera une meilleure stabilité,
au détriment de la vitesse.
- LDEV# Check point. Le
point de contrôle du composant local VESA (LDEV#) est le lieu où
le composant VL-bus décode les commandes bus et vérifie les
erreurs, au sein même du cycle bus.
- 0 Le point T1 du cycle Bus (par défaut)
- 1 Durant le premier T2
- 2 Durant le second T2
- 3 Durant le troisième T2
- Local memory check point.
Vous permet de choisir entre deux techniques pour décoder et vérifier
les erreurs que le bus local bus pourrait écrire dans la DRAM durant
un cycle mémoire.
- Slow=Wait state supplémentaire ; meilleure vérification
(par défaut).
- Fast=Sans Wait state supplémentaire.
ou Retour Plug and Play / PCI
- FRAMEJ generation.
Lorsque le pont du bus PCI-VL agit comme un PCI Master et reçoit
des données du processeur, un tampon plus rapide entre le processeur
et PCI sera activé si cette option est activée (enabled).
L'usage d'un tampon permet au processeur de compléter une écriture
même si les données n'ont pas été livrées
au bus PCI. Ceci réduit le nombre de cycles du processeur concernés
et accélère le traitement.
- Normal Buffering-- Non utilisé (par défaut)
- Fast Buffer-- Utilisé pour les écritures CPU-à-PCI.
- PCI to CPU Write Pending.
Etablit le comportement que le système doit adopter lorsque le tampon
est plein. Par défaut, le système réessayera immédiatement,
mais vous pouvez aussi choisir d'attendre que le tampon soit vide avant
de réessayer.
- Delay for SCSI/HDD
(Secs). La durée, en secondes, d'attente du BIOS pour que
le disque dur SCSI soit prêt à opérer. Si le disque
dur n'est pas prêt, le BIOS PCI SCSI pourrait ne pas détecter
correctement le disque dur. Vous avez le choix entre 0-60 secondes.
- Master IOCHRDY. Si activé (enabled), le système
va guetter une possible requête (de VESA master) d'envoyer un signal
indiquant que le canal d'entrée/sortie est prêt (I/O
channel ready).
- VGA Type. Cette donnée est utilisée lorsque
le BIOS video est en shadow. Le BIOS utilise cette information pour déterminer
quel bus utiliser. Choisissez entre Standard (par défaut), PCI ou
ISA/VESA.
ou Retour Plug and Play / PCI
- PCI Mstr Timing Mode.
Ce système supporte deux modes de timing, 0 (par défaut) et
1.
- PCI Arbit. Rotate Priority.
Typiquement , le système dirige ou arbitre l'accès au bus
PCI sur le principe premier-arrivé-premier-servi. Si vous retournez
la priorité, une fois qu'un composant a pris le contrôle du
bus, on lui assigne la plus basse priorité et les composants suivants
remontent d'un rang dans la queue.
- I/O Cycle Post-Write. Si activé (enabled) (par
défaut), les données écrites durant un cycle d'entrée/sortie
seront en tampon pour accélerer la performance.
- PCI Post-Write Fast. Comme I/O Cycle Post-Write ci-dessus,
en l'activant (enabled) le système utilisera plus rapidement le tampon
pour écrire vers le bus PCI.
- CPU Mstr Post-WR Buffer.
Lorsque le processeur agit en tant que bus master pour accéder à
la mémoire ou pour les I/O, cette option contrôle son usage
de tampon rapide de post-écriture. Choisissez entre NA, 1, 2 ou 4
(par défaut).
- CPU Mstr Post-WR Burst
Mode. Lorsque le processeur agit en tant que bus master pour
accéder à la mémoire ou pour les I/O, cette option
contrôle son aptitude à utiliser un mode rafale rapide pour
un tampon de post-écriture.
- CPU Mstr Fast Interface.
Lorsque le processeur agit en tant que bus master, cette option active/désactive
l'interface back-to-back rapide. Si activé (enabled), les opérations
de lectures/écritures consécutives sont interprètées
en mode rafale haute-performance du processeur.
- PCI Mstr Post-WR Buffer.
Lorsqu'un composant PCI agit en tant que bus master pour accéder
à la mémoire ou pour les I/O, cette option contrôle
son usage de tampon rapide de post-écriture. Choisissez entre NA,
1, 2 ou 4 (par défaut).
- PCI Mstr Burst Mode.
Lorsqu'un composant PCI agit en tant que bus master pour accéder
à la mémoire ou pour les I/O, cette option contrôle
son aptitude à utiliser un mode rafale rapide pour un tampon de post-écriture.
- PCI Mstr Fast Interface.
Lorsqu'un composant PCI agit en tant que bus master, cette option active/désactive
l'interface back-to-back rapide. Si activé (enabled), les opérations
de lectures/écritures sont interprètées en mode rafale
haute-performance PCI.
- CPU Mstr DEVSEL#
Time-out. Lorsque le processeur initie un cycle master utilisant
une adresse (cible) qui n'a pas été arrangée comme
espace PCI/VESA ou ISA, le système va guetter le pin DEVSEL (sélecteur
de composant) un peu de temps pour voir si un autre composant réclame
le cycle. Cette option vous permet de régler les laps de temps avant
que le système ne laisse passer. Choisissez entre 3 PCICLK, 4 PCICLK,
5 PCICLK et 6 PCICLK (par défaut).
- PCI Mstr DEVSEL#
Time-out. Lorsqu'un composant PCI initie un cycle master utilisant
une adresse (cible) qui n'a pas été arrangée comme
espace PCI/VESA ou ISA, le système va guetter le pin DEVSEL (sélecteur
de composant) un peu de temps pour voir si un autre composant réclame
le cycle. Cette option vous permet de régler les laps de temps avant
que le système ne laisse passer. Choisissez entre 3 PCICLK, 4 PCICLK,
5 PCICLK et 6 PCICLK (par défaut).
ou Retour Plug and Play / PCI
- IRQ Line. Si vous installez
dans ce slot PCI un composant réclamant le service d'une IRQ, utilisez
cette option pour informer le bus PCI quelle IRQ il doit initier. Choisissez
entre IRQ 3 à IRQ 15.
- Fast Back-to-Back Cycle.
Si activé (enabled), le bus PCI interprètera les cycles lecture/écriture
du processeur comme protocoles PCI burst (rafale), c'est-à-dire que
ces cycles de lecture séquentiels dans la mémoire adressés
au PCI seront traduits en cycles PCI de rafales rapides. Activé par
défaut.
- State Machines. Le chipset
utilise quatre state machines pour gérer les opérations
spécifiques du processeur et/ou du PCI. Chacune peut être considérées
comme un centre de procédures hautement optimisées pour conduire
des opérations spécifiques. En général, chaque
opération comporte un composant maître et le bus qu'il veut
utiliser. Ces quatres machines sont :
- CPU master to CPU bus (CC)
- CPU master to PCI bus (CP)
- PCI master to PCI bus (PP)
- PCI master to CPU bus (PC)
Chacune possède les réglages suivants :
- Address 0 WS. C'est la durée d'attente du sytème pour
le décodage d'une adresse de transaction. Enabled = Sans délai.
- Data Write 0 WS. C'est la durée d'attente du sytème
pour l'écriture des données dans l'adresse cible. Enabled
= Sans délai.
- Data Read 0 WS. C'est la durée d'attente du sytème
pour la lecture des données depuis l'adresse cible. Enabled =
Sans délai.
- On Board PCI/SCSI
BIOS. Vous l'activez (enabled) si votre carte mère comporte
en elle-même un contrôleur SCSI attaché au bus PCI, et
que vous voulez l'utiliser pour le démarrage.
- PCI I/O Start Address.
Les composants I/O se rendent accessibles en utilisant une adresse d'espace.
Vous obtiendrez plus d'espace pour les vieux composants ISA en définissant
les adresses de départ I/O pour les composants PCI.
- Memory Start Address.
Ceci est pour les composants possédant leur propre mémoire
qui utilise une partie de l'espace adresse mémoire du processeur,
vous permettant de déterminer le point de départ dans la mémoire
où la mémoire du composant PCI doit être arrangée.
- VGA 128k Range Attribute.
Si activé (enabled), ceci permet au chipset d'utiliser des caractéristiques
comme la fusion d'octets (CPU-TO-PCI Byte Merge), ou l'anticipation (CPU-TO-PCI
Prefetch) et de les appliquer à l'espace mémoire VGA A0000H-BFFFFH.
- Enabled = VGA reçoit les fonctions CPU-TO-PCI.
- Disabled = Garde l'interface standard VGA .
ou Retour Plug and Play / PCI
- CPU-To-PCI Write Posting.
Le chipset Orion garde ses propres tampons de lecture/écriture qui
sont utilisés pour aider à compenser les différences
de vitesse entre le processeur et le bus PCI. Si activé (enabled),
les écritures depuis le processeur vers le bus PCI seront en tampon.
Si désactivé (disabled) (par défaut), les écritures
ne seront pas en tampon et le processeur est obligé d'attendre que
l'écriture soit complétée.
- CPU Read Multiple Prefetch.
L'anticipation survient durant une procédure (lecture depuis le PCI
ou la mémoire) lorsque le chipset atteint l'instruction suivante
et commence réellement la lecture suivante. Le chipset Orion possède
quatre lignes de lecture. Une anticipation multiple fera en sorte que le
chipset initie plus qu'une anticipation durant une procédure. Désactivé
(disabled) par défaut.
- CPU Line Read Multiple.
Line read veut dire que le processeur lit une ligne complète du cache.
Une ligne pleine du cache contient 32 octets (huit DWords) de données.
puisque la ligne est pleine, le système sait exactement combien de
données il aura à lire et n'a pas besoin d'attendre un signal
de fin de données, il sera donc libre pour faire autre chose. Si
activé (enabled), le système est autorisé à
lire plus qu'une seule ligne cache pleine à la fois. Par défaut
ceci est désactivé (disabled).
- CPU Line Read Prefetch. Voir ci-dessus. Si activé
(enabled), le système est autorisé à anticiper l'instruction
de lecture suivante et à initier la procédure suivante.
- CPU Line Read. Ceci active (enabled) ou désactive
(disabled) (par défaut) la lecture d'une ligne pleine par le processeur.
- CPU Burst Write Assembly.
Le chipset Orion garde quatre tampons de pré-lecture. Si activé
(enabled), le chipset peut assembler de longues rafales PCI depuis les données
contenues dans ces tampons. Par défaut ceci est désactivé
(disabled).
- VGA Performance Mode.
Si activé (enabled), l'espace mémoire VGA A 0000-B 0000 utilisera
en ensemble spécial de caractéristiques pour la performance.
Ceci n'a pas (ou peu) d'effet sur des modes video au delà du standard
VGA (qui sont utilisés par Windows, OS/2, UNIX, etc.). Mais cet espace
mémoire est utilisé intensivement par des jeux, comme DOOM.
- Snoop Ahead. N'est valable
que si le cache est activé (enabled). Si activé (enabled),
les bus masters PCI guetteront les écritures directes des registres
de la palette VGA pour les traduire en protocole burst PCI et une meilleure
vitesse, ce qui améliore la performance multimédia du video.
- DMA Line Buffer Mode.
Ceci permet de placer en tampon les données DMA de façon à
ne pas interrompre le bus PCI. Si vous choisissez Standard,
le tampon line buffer est en mode de transaction singulière. Le choix
Enhanced lui permet d'opérer en mode de transaction
8-octets.
ou Retour Plug and Play / PCI
- PCI Clock Frequency.
Pour régler le taux d'horloge du bus PCI, qui peut opérer
entre 0-33 Mhz. CPUCLK/3 veut dire que le bus PCI travaillait à 11
Mhz (33 / 3 = 11).
- CPUCLK/1.5 Vitesse du CPU / 1.5 (par défaut)
- CPUCLK/3 Vitesse du CPU / 3
- 14 Mhz 14 Mhz
- CPUCLK/2 Vitesse du CPU / 2
- Max, Burstable Range. Etablit la taille de l'étendue
maximale de mémoire contiguë qui peut être adressée
par une rafale du bus PCI, Un ou 1/2 Ko.
- ISA Bus Clock Frequency.
Pour régler la vitesse du bus ISA en fractions de la vitesse du bus
PCI, de sorte que si le bus PCI fonctionne à sa vitesse maximale,
disons 33 Mhz, PCICLK/3 fera fonctionner ISA à la vitesse de 11 Mhz.
- 7.159 Mhz (par défaut)
- PCICLK/4 Le quart de la vitesse du bus PCI
- PCICLK/3 Le tiers de la vitesse du bus PCI
- 8 Bit I/O Recovery Time.
The recovery est la durée , mesurée en laps CPU clocks,
de délai que le système doit observer après l'accomplition
d'une requête d'entrée/sortie du bus ISA, nécessaire
parce que le processeur tourne plus vite que le bus, et qu'il faut le ralentir.
Des cycles horloge sont ajoutés pour un délai minimum (normalement
5) entre le cycle I/O envoyé du PCI vers le bus ISA. Choisissez entre
1 et 7 ou 8 CPU clocks. 1 est réglé par défaut.
- 16 Bit I/O Recovery
Time. Comme ci-dessus, pour des I/O 16-bit. Choisissez entre 1
à 4 CPU clocks. 1 est réglé par défaut.
- I/O Recovery Time.
Un délai programmé pour permettre au bus PCI d'échanger
avec le bus ISA, qui est plus lent, sans qu'il y ait des erreurs de données.
Se règle en fractions de PCI BCL:
- 2 BCLK = Deux BCLKS (par défaut)
- 4 BCLK = Quatre BCLKS
- 8 BCLK = Huit BCLKS
- 12 BCLK = Douze BCLKS
-
- PCI Concurrency. Si activé
(enabled) (par défaut) plusieurs composants PCI (au lieu d'un seul)
pourront être actifs en même temps (Award). Avec les chipsets
Intel, il alloue les cycles du bus mémoire à un contrôleur
PCI alors qu'une opération ISA (comme une DMA par un bus master)
est en cours, ce qui demande normalement une attention constante. Ceci implique
la mise en tampon d'opérations lecture/écriture additionnelles
dans le chipset. Le bus PCI peut aussi obtenir des cycles d'accès
pour de petits transferts de données sans délai, causés
par la négociation d'accès bus pour chaque partie du transfert,
ce qui améliore la performance et l'harmonie.
- PCI Streaming. Les données
circulent normalement de / vers la mémoire et entre les composants
en tronçons discrets de tailles limitées, puisque le compresseur
est concerné. Sur le bus PCI, les données peuvent couler en
streaming, c'est-à-dire que des tronçons plus gros peuvent
circuler sans déranger le processeur. Activez (enable) pour une meilleure
performance.
- PCI Bursting. Les écritures
consécutives depuis le processeur seront regardées en tant
que cycles PCI en rafale. Activez (enable) = meilleure performance ; certaines
cartes pourraient ne pas apprécier.
- PCI (IDE) Bursting.
Comme ci-dessus, mais ceci permet l'accès en mode rafale à
la mémoire video à travers le bus PCI. Le processeur fournit
la première adresse, et les données consécutives sont
transférrées au taux d'un mot par laps. Votre composant doit
supporter le mode rafale.
- Burst Copy-Back Option. Lorsqu'il est activé
(enabled), s'il y a un raté dans le cache, le chipset initie une
seconde rafale de remplissage de ligne du cache depuis la mémoire
principale memory, dans le but de maintenir le statut du cache.
- Preempt PCI Master Option. Si activé (enabled),
certaines opérations système peuvent avoir une préemption
sur les opérations du bus PCI, comme le rafraîchissement de
la DRAM, etc. Sinon, ils auront lieu dans la mémoire de la façon
concourante.
- IBC DEVSEL# Decoding. Vous permet de régler
le type de décodage utilisé par le contrôleur du pont
ISA (IBC) pour déterminer quel composant sélectionner. plus
le cycle de décodage est long, meilleures sont les chances du IBC
de décoder correctement les commandes. Choisissez Fast, Medium ou
Slow (par défaut).
- 7.16 Mhz Default
- PCICLKI/2 1/2 De la vitesse du bus PCI
- PCICLKI/3 1/3 De la vitesse du bus PCI
- PCICLKI/4 1/4 De la vitesse du bus PCI
-
- CPU Pipeline Function.
Permet au contrôleur système de signaler au CPU une nouvelle
adresse mémoire avant même que tous les transferts du cycle
en cours soient accomplis. Activé (enabled) veut dire que le pipelining
des adresses est activé.
- PCI Dynamic Decoding.
Si activé (enabled), ce réglage permet au système de
se rappeler la commande PCI qui vient juste d'être requise. Si des
commandes postérieures tombent dans le même espace d'adresse,
le cycle sera automatiquement interprèté comme une commande
PCI.
- Master Retry Timer.
Etablit combien de temps le CPU master doit essayer un cycle PCI avant que
le cycle ne soit terminé. Les choix sont mesurés en PCICLKs
qui est le compteur PCI. Les valeurs sont 10 (par défaut), 18, 34
ou 66 PCICLKs.
- PCI Pre-Snoop. Pre-snooping
est une technique par laquelle le PCI master peut continuer à envoyer
des rafales à la mémoire locale dans la limite page de 4 Ko
au lieu de la limite d'une ligne.
- CPU/PCI Write Phase. Détermine le détournement
entre les phases adresses et données du CPU master vers les écritures
esclaves PCI. Choisissez entre 1 LCLK (par défaut) ou 0 LCLK.
- PCI Preempt Timer.
Cette option règle la durée de temps avant qu'un PCI master
n'use de sa préemption sur un autre, lorsqu'une requête de
service est en attente.
- Disabled Pas de préemption (par défaut).
- 260 LCLKs préemption après 260 LCLKs
- 132 LCLKs préemption après 132 LCLKs
- 68 LCLKs préemption après 68 LCLKs
- 36 LCLKs préemption après 36 LCLKs
- 20 LCLKs préemption après 20 LCLKs
- 12 LCLKs préemption après 12 LCLKs
- 5 LCLKs préemption après 5 LCLKs
- CPU to PCI POST/BURST.
Les données du processeur vers le PCI peuvent être mises en
tampon par le contrôleur et/ou envoyées en rafale. Les méthodes
à choisir sont :
- POST/CON.BURST. En tampon et en rafale (par défaut).
- NONE/NONE. Aucun des deux.
- POST/NONE. En tampon mais pas en rafale.
- PCI CLK. A savoir si l'horloge
PCI clock est bien synchronisée avec l'horloge du processeur, ou
si elle est asynchrone. Si votre processeur, carte mère et bus PCI
tournent chacun à une vitesse différente, par exemple un Pentium
200 sur une carte 66 MHz avec un bus PCI 33 MHz , choisissez synchronise.
- IRQ 15 Routing Selection.
MISA = Multiplexed ISA pour interrompre le CPU de façon asynchrone.
IRQ 15 est normalement utilisé pour les canaux IDE secondaires ou
des CD-Roms.
- CPU cycle cache hit same point. J'en sais rien.
- PCI cycle cache hit sam point. Comme ci-dessus.
- Arbiter timer timeout (PCI CLK) 2 x 32. J'en sais rien
non plus.
ou Retour Plug and Play / PCI
|
|
